NPU 설계 연구원 (경력·학사)

• 자율주행 및 로보틱스용 AI 워크로드를 동작시키기 위해 아키텍처를 정의하고, 반도체 설계 프로세스에 맞게 RTL을 설계 및 검증하여 NPU 하드웨어를 설계하는 업무를 수행합니다.
• 딥러닝 워크로드 특성을 반영한 NPU 하드웨어의 마이크로아키텍처 설계 (연산기, Bus, DMA, Buffer, Control)
• Compiler 팀과의 협업
• NPU 하드웨어의 RTL 설계 (연산기, DMA, Buffer, Control 등 NPU 구성 요소)
• PPA (Performance, Power, Area)를 고려한 최적의 RTL 설계
• SoC 개발팀 및 검증팀과의 협업 (시뮬레이션, 에뮬레이션에서 나타나는 RTL 관련 문제 분석 및 해결)
• Power 및 Area 분석
• 실리콘 수준에서의 NPU 동작 검증 및 실제 동작 환경에서의 문제 해결
• 실리콘 수준에서의 SW 팀과 협업하여 NPU 동작 검증
• 실제 동작 환경에서 발생하는 문제의 분석 및 해결