Secure Boot-Chain 아키텍처 설계 및 최적화: mask ROM, Primary Bootloaders (PBL)부터 Secondary Bootloaders (SBL/U-Boot)까지의 다단계 보안 부트 시퀀스 설계 및 최적화

하드웨어 기반 격리: 고급 하드웨어 방화벽 기술(NXP xRDC / XRDC4 등) 및 코어 레벨 MPU 구현 및 구성

리소스 격리, 주변 장치 파티셔닝 및 결함 도메인 분리를 위한 Cohort/Domain ID, MDAC(Master Domain Assignment Controllers), PAC(Peripheral Access Controllers) 관리

Fail-Safe A/B 업데이트 레이아웃: 원자적(atomic) A/B 펌웨어 슬롯 업데이트 스킴 및 dual-bank 파티션 아키텍처 구현

파티션 전환, 백그라운드 플래싱 및 자동 런타임 폴백 루프를 위한 저수준 상태 머신 설계

공고 상세

Sr. Staff Firmware Engineer (Secure Boot & Real Ti Sr. Staff (경력·정규직)